This page uses JavaScript and requires a JavaScript enabled browser.Your browser is not JavaScript enabled.
مرکز و کتابخانه مطالعات اسلامی به زبان های اروپایی
منو
درگاههای جستجو
مدارک
جستجوی پیشرفته
مرور
جستجو در سایر کتابخانه ها
مستندات
جستجوی پیشرفته
مرور
منابع دیجیتال
تمام متن
اصطلاحنامه
درختواره
پرسش و پاسخ
سوالات متداول
پرسش از کتابدار
پیگیری پرسش
ورود
ثبت نام
راهنما
خطا
رکورد قبلی
رکورد بعدی
"
Recent advances in sturgeon nutrition.
"
Hung, Silas SO
Document Type
:
AL
Record Number
:
911111
Doc. No
:
LA4mm6706x
Title & Author
:
A scalable dual-clock FIFO for data transfers between arbitrary and haltable clock domains [Article]\ Apperson, Ryan W.; Yu, Zhiyi; Meeuwsen, Michael J.; Mohsenin, Tinoosh; Baas, Bevan M.
Date
:
2007
Title of Periodical
:
UC Davis
Abstract
:
A robust, scalable, and power efficient dual-clock first-input first-out (FIFO) architecture which is useful for transferring data between modules operating in different clock domains is presented. The architecture supports correct operation in applications where multiple clock cycles of latency exist between the data producer, FIFO, and the data consumer; and with arbitrary clock frequency changes, halting, and restarting in either or both clock domains. The architecture is demonstrated in both a 0.18 um CMOS full-custom design and a 0.18 um CMOS standard cell design used in a globally asynchronous locally synchronous array processor. It achieves 580 MHz operation and 10.3 mW power dissipation while performing simultaneous FIFO READ and WRITE operations at 1.8 V.
https://lib.clisel.com/site/catalogue/907484
کپی لینک
پیشنهاد خرید
پیوستها
عنوان :
نام فایل :
نوع عام محتوا :
نوع ماده :
فرمت :
سایز :
عرض :
طول :
97w9t8r2_2571.pdf
97w9t8r2.pdf
مقاله لاتین
متن
application/pdf
634.42 KB
85
85
نمایش
نظرسنجی
نظرسنجی منابع دیجیتال
1 - آیا از کیفیت منابع دیجیتال راضی هستید؟
X
کم
متوسط
زیاد
ذخیره
پاک کن